星期二, 10月 03, 2006

10/03 Verilog 作業

四個1bit的輸入,1bit的輸出,來偵測輸入的位元中若有偶數個1則輸出為1,若有奇數個1輸出則為0.
張貼者： 於

沒有留言:

張貼留言

訂閱： 張貼留言 (Atom)