skip to main | skip to sidebar

uoyroflla

星期二, 9月 19, 2006

Verilog

上課第一天...什麼事都不用做...真輕鬆
張貼者: 師父 於 2:29 下午

沒有留言:

張貼留言

較新的文章 首頁
訂閱: 張貼留言 (Atom)
website counter

網誌存檔

  • ►  2007 (1)
    • ►  1月 (1)
  • ▼  2006 (12)
    • ►  12月 (4)
    • ►  11月 (2)
    • ►  10月 (4)
    • ▼  9月 (2)
      • verilog作業-半加器
      • Verilog

Links

  • 物件導向
  • Verilog 數位設計
  • blog一直不能用的大彭彭
  • 糯米
  • UNIX

關於我自己

師父
檢視我的完整簡介