skip to main
|
skip to sidebar
uoyroflla
星期二, 11月 21, 2006
11/21設定裝置
設定輸出的logic options
點選individual logic options
將turbo bit 取消即可
星期一, 11月 20, 2006
11/20 第一階段測試結果
先從真值表中畫出卡諾圖,右上角的卡諾圖爲了看0-hazard所以沒有畫到最簡,右下角的圖為將0-hazard修改掉的卡諾圖.
下圖為根據真值表所模擬出來的波形圖
下圖為第一個卡諾圖畫出來的電路
下圖為(A,B,C,D)=(0110)<->(1110)可以從圖中看出0-hazard
下圖為將0-hazard去掉的電路圖
從下圖可以看出0-hazard已消失
較新的文章
較舊的文章
首頁
訂閱:
文章 (Atom)
網誌存檔
►
2007
(1)
►
1月
(1)
▼
2006
(12)
►
12月
(4)
▼
11月
(2)
11/21設定裝置
11/20 第一階段測試結果
►
10月
(4)
►
9月
(2)
Links
物件導向
Verilog 數位設計
blog一直不能用的大彭彭
糯米
UNIX
關於我自己
師父
檢視我的完整簡介